• 如何將AWTK應用部署到嵌入式開發環境中

    AWTK已經在多個嵌入式平臺做好了移植,并提供了相應的模板工程,如:嵌入式Linux、AWorksOS、RT1052裸系統以及STM32裸系統等。AWTK應用程序在Windows調試好之后,部署到這些嵌入式開發環境非常方便,只需要簡單的幾個步驟就可以了,具體的內容請看下文。 下面我們就以HelloDesigner-Demo為例,說明如何將應用部署到嵌入式開發環境中。 把應用部署到嵌入式Linux 下面以ZLG周立功Linux開發套件M6708-T(Cortex-A9)為載體,如何將應用部署到嵌入式Linux中,操作步驟如下: (1)安裝交叉編譯器(Ubuntu16 x64) 在M6708-T開發套件光盤資料中,找到 arm-poky-linux-gnueabi編譯器的安裝腳本并執行,默認安裝在類似如下的目錄: /opt/poky/1.7/sysroots/x86_64-pokysdk-linux/usr/bin/arm-poky-linux-gnueabi (2)下載AWTK整合包 在AWTK官網下載整合發布包,將整合包其解壓到Linux系統目錄中(如:/home/user): (3)修改編譯工具鏈 修改awtk-linux-fb/awtk_config.py文件: ·設置TOOLS_PREFIX為arm-poky-linux-gnueabi編譯器的路徑,如下圖所示: ·如果CPU支持硬浮點,則開啟“-mfloat-abi=hard ”,如下圖所示: (4)編譯應用程序 將HelloDesigner-Demo復制到user_apps目錄下。執行下面的命令,目標文件將輸出到awtk-linux-fb/build/bin: cd /home/user/awtk-linux-fb scons APP=../user_apps/HelloDesigner-Demo (5)打包應用程序 編譯完成后,還需要把應用程序和資源文件打包在一起,才能下載到板子上運行,執行下面的命令,生成壓縮包release.tar.gz: cd /home/user/awtk-linux-fb ./release.sh ../user_apps/HelloDesigner-Demo/res (6)運行應用程序 把 release.tar.gz 上傳到開發板并解壓,然后通過ssh或串口調助手讓板子運行: ./release/bin/demo 把應用部署到AWorksOS 下面以RT1052平臺為例,介紹如何將自己的應用移植到AWorksOS平臺上。從ZLG官網下載最新的RT1052光盤資料,里面包含自帶移植好的AWTK Eclipse工程和AWTK Keil工程。只需屏蔽工程中自帶的示例代碼文件(通常名字是xxx_demo),然后往工程中添加用戶自己的應用代碼就可以了。 使用Eclipse構建應用 找到AWorksOS SDK開發包下的aw_m1052_disk-2.0.0目錄,然后按下面步驟操作: (1)打開m1052_awtk工程 (2)屏蔽demos示例 屏蔽m1052_awtk工程自帶demos應用示例,可按下圖所示操作: (3)把應用加入工程 將HelloDesigner-Demo復制到: aw_m1052_disk-2.0.0-test\examples\application\app_awtk_demo\src\user_apps目錄下,再刷新工程,顯示如下圖所示。然后就可以編譯和調試工程了。 使用Keil構建應用 找到aw_easyarmrt1052_disk-2.0.1目錄(AWorksOS SDK中),然后按下面步驟操作: (1)打開easy_arm_rt1052.uvprojx工程 (2)屏蔽awtk-demo示例 在easy_arm_rt1052工程中,默認提供了一個awtk-demo示例。如果需要將自己的應用添加到該工程,先屏蔽awtk-demo文件夾,可按下圖所示操作: (3)把應用加入工程 將HelloDesigner-Demo中的源代碼(通常在src目錄下),添加到這個Keil工程中,可按下圖所示操作。然后就可以編譯和調試工程了。 把應用部署到其他平臺 ·用于RT1052裸系統的awtk-easyarm-rt1052-raw工程 ·用于STM32裸系統的awtk-stm32f429igtx-raw工程 以上這些工程都可以在AWTK的官網或者GitHub找到。如果想把自己的應用添加到這些Keil工程上編譯運行,方法都大同小異,即先屏蔽工程中自帶的示例代碼文件(通常名字是xxx_demo),然后往工程中添加用戶自己的應用代碼。 RT1052裸系統Keil工程 (1)獲取awtk-easyarm-rt1052-raw源碼 git clone https://github.com/zlgopen/awtk-easyarm-rt1052-raw.git (2)打開awtk_gui_demo.uvprojx工程 (3)屏蔽Chart-Demo示例 在awtk_gui_demo工程中,默認提供了一個Chart-Demo示例。如果需要將自己的應用添加到該工程,先屏蔽Chart-Demo文件夾,可按下圖所示操作: (4)把應用加入工程 將HelloDesigner-Demo的源代碼(通常在src目錄下),添加到這個Keil工程中,可按下圖所示操作。然后就可以編譯和調試工程了。 STM32裸系統Keil工程 下面以STM32F429為例,說明如何在工程中添加自己的應用,步驟如下: (1)獲取STM32f429igtx源碼 git clone https://github.com/zlgopen/awtk-stm32f429igtx-raw.git (2)獲取AWTK源碼 我們要把AWTK的源碼放到工程目錄中一起參與編譯,并要需確保AWTK SDK版本與應用的一致性。獲取AWTK源碼的方式有下面兩種: ·方式一(推薦使用該方式): 找到Designer的安裝目錄,將AWTK\SDK\awtk整個目錄復制到awtk-stm32f429igtx-raw目錄下。 ·方式二: 按照下面命令從GitHub上下載最新的AWTK源碼。 cd awtk-stm32f429igtx-raw git clone https://github.com/zlgopen/awtk.git (3)打開awtk.uvprojx工程 (4)屏蔽AWTK-DEMO示例 在awtk工程中,默認提供了一個AWTK-DEMO示例。如果需要將自己的應用添加到該工程,先屏蔽AWTK-DEMO文件夾,可按下圖所示操作: (5)把應用加入工程 將HelloDesigner-Demo的源代碼(通常在src目錄下),添加到這個Keil工程中,可按下圖所示操作。然后就可以編譯和調試工程了。 本文的詳細內容請看:《AWTK開發實踐》中的“第11章 把應用部署到嵌入式開發環境”。

    關鍵詞: 嵌入式 gui awtk

    時間:2020-03-25

  • CAN-bus總線信號傳輸延時分析及解決方案

    CAN-bus總線信號傳輸延時分析及解決方案

    由于CAN-bus總線的實時性強、抗干擾能力強等特點,在軌道交通、汽車電子等行業得到廣泛的應用。伴隨著技術的升級和CAN節點的增加,CAN協議提供的8字節數據傳輸以及最高1Mbps的波特率已經不能滿足工程師的應用需求。針對此現象,CiA協議聯合各大車廠,制定出新一代的CAN FD協議,其主要的內容就是將一幀的數據段由8字節提升到64字節,同時可以提升數據段的波特率,以縮短通訊時間。 在一些行業中,對實時性要求很高,例如CAN通信在軌道交通制動系統中的應用,如果CAN-bus總線通訊出現了延遲,會嚴重影響軌道交通安全,造成列車運行癱瘓,甚至危及人身安全。那么,如何評估CAN網絡延時情況以及如何降低CAN/CAN FD通訊延遲,保證通訊穩定呢?接下來,做詳細介紹。 1.1 CAN/CAN FD網絡信號延時上限 CAN-bus總線采用多主通信模式、非破壞式總線仲裁機制。發送節點在發送報文時,在發完CRC校驗場之后,會發出長度為2個位的ACK段,如圖1所示。當接收節點正確接收到有效報文時,就會在應答間隙(ACK SLOT)向發送節點發送一個“顯性”位來作為回應。發送節點檢測到總線呈現顯性狀態,便認為成功發送報文。如果發送節點沒有檢測到有效的顯性位,則認為總線錯誤。所以,CAN FD信號延遲的最大時限是確保發送節點在應答間隙內接收到有效的應答信號。 圖 1 ACK應答 以1Mbit/s波特率為例,在單次采樣模式下,當采樣率為75%時,應保證在750ns內,發送節點能夠采集到接收節點發出的顯性位,否則會出現總線錯誤。即,延時總和時間≤位時間x采樣點百分比。 1.2 如何快速評估CAN網絡延時情況? 工程師們在開發設計CAN底層硬件時,需要結合應用場景充分考慮延遲帶來的影響。那么,工程師如何快速評估CAN網絡的延時情況?如圖2所示,是CANScope分析儀抓取的,由于傳輸延遲導致的錯誤波形。 圖 2 傳輸延遲錯誤 由于 ACK 界定符被前面的應答場嚴重壓縮,導致被某個節點識別為顯性(原本是隱性),所以這個識別錯誤的節點后面發出了錯誤幀,進行全局通知,讓發送節點重新發送。 CANScope分析儀可以提供傳輸延遲測量的功能,可以進行單幀的延遲測量,也可以進行所有波形的延時統計。如圖3所示,可以通過延遲測量出導線的等效長度,即最大延遲÷5ns/m,并給出該波特率下最長等效傳輸距離。 圖 3 CANScope傳輸延遲測量功能 1.3 CAN/CAN FD信號延時分析 通過延時上限可以了解到,我們需要嚴格的控制總線上各個部分造成的延時時間,確保延時時間總和在一定范圍內。接下來,以CAN FD為例,了解一下造成延時的具體原因。 如圖4所示,CAN FD網絡上兩節點之間通信過程中,CAN FD報文首先從節點A控制器發出,經過隔離器件、CAN FD收發器發送到總線上,再通過一段距離的傳輸依次達到節點B的CAN FD收發器、隔離器件,CAN FD控制器,最后又節點B發出ACK顯性應答位,重復上述過程到達節點A。很明顯,整個過程中,會影響信號傳輸延遲的因素有:CAN FD控制器、隔離方式、收發器循環延時、線纜傳播。 圖 4 總線節點通訊結構 1. CAN FD控制器延時 CAN FD控制器造成的延時可以從兩方面分析: ·軟件延時:在應用進程中,主CPU將數據從CAN FD控制器中讀寫耗費的時間; ·控制器延時:CAN FD控制器實現串行化信息所耗費的時間。 這個過程中與主控制器、CAN FD控制器、接口芯片等有關,通常情況下,延時在納秒級以下,可以忽略不計。 2. 隔離方式造成的延時 為了增加信號傳輸的可靠性,通常都會在CAN FD底層硬件設計中添加隔離設計。隔離器件的添加,帶來一定的延時并影響CANFD系統容許的線纜長度。不同的隔離方式,延時效果也不同。 常用的解決方案有光耦+CAN FD收發器,如圖5所示。圖中光耦6N137具有典型的單向延時60ns,加上全部信號雙向傳輸會造成240ns延時。 圖 5 光耦+CAN收發器 相比上述分立器件的隔離方式,也可以采用隔離收發器的方案,如圖6所示。例如,CTM5MFD采用磁耦隔離方式,延時時間在3~5ns。這種情況下,基本不會影響總線容許通信線纜長度。 圖 6 CAN FD隔離收發器 3. 收發器循環延時 循環延時指TXD引腳信號變化導致至RXD引腳信號變化的時間差。如圖7所示,可以測試TXD和RXD之間的循環延時。 圖 7 收發器循環延時測量 CAN FD收發器循環延時由收發器本身的性能決定,傳播延時最大可達幾百納秒。 CAN FD收發器延時是CAN總線規范必測項目,選取性能高的收發器,可以有效降低傳輸延時,增加總線傳輸距離。 4. 線纜傳播延時 線纜是CAN-bus總線傳輸的重要介質,其長度也是影響通訊延時的重要原因。不同類型的線纜會造成不同的延時效果。通常情況下,導線延時為5ns/m,建議選擇較粗的導線,線徑越大,延遲越小,或者可以使用鍍金、鍍銀的線纜(鍍金的0.2平方毫米線相當于1.0平方毫米的銅線)。線徑過小,其導線阻值過大,影響傳輸速率造成延遲。線纜的延時越小,CAN總線傳輸的距離越遠。 綜合上述介紹,我們可以總結出以下解決信號延遲的方案: ·選擇性能較好的CAN FD收發器和CAN FD控制器; ·使用CTM3(5)MFD磁耦隔離收發器,降低延時; ·使用標準線纜,禁止使用電話線、網線等線徑較小的線纜,必要時可選擇較好材質的導線; ·波特率一定時,傳輸距離過大,可以添加CAN FD網橋,降低導線傳輸延時。 1.4 CAN/CANFD轉CAN/CANFD網橋 如圖8所示,CANFDBridge是廣州致遠電子有限公司開發的高性能CAN/CANFD智能協議網橋,集成2路CAN/CANFD可切換接口,支持ISO標準CANFD與Bosch CANFD標準。每個接口具備獨立的2500VDC電氣隔離保護電路,使接口卡避免由于地環流的損壞,增強系統在惡劣環境中使用的可靠性。 CANFDBridge支持 CAN 轉 CAN、CAN 轉CANFD、CANFD轉 CAN、CANFD轉CANFD 等報文默認轉換處理。除此之外,還提供幀映射、合并和拆分等特殊轉換處理。用戶可自由設定 CAN(FD)報文的轉發映射、組包拆包等規則,滿足自身應用需求。 圖 8 CAN FD網橋 1.5 CANScope總線綜合分析儀系列 如圖9所示,CANScope總線綜合分析儀是一款綜合性的CAN總線開發與測試的專業工具,集海量存儲示波器、網絡分析儀、誤碼率分析儀、協議分析儀及可靠性測試工具于一身,并把各種儀器有機的整合和關聯;重新定義CAN總線的開發測試方法,可對CAN網絡通信正確性、可靠性、合理性進行多角度全方位的評估;幫助用戶快速定位故障節點,解決CAN總線應用的各種問題。 圖 9 CANScope分析儀

    時間:2020-03-25 關鍵詞: 總線 信號傳輸 can-bus

  • 紫光展銳發布新一代5G終端芯片

    紫光展銳發布新一代5G終端芯片

    虎賁T7520是紫光展銳第二代5G智能手機平臺,采用6nm EUV制程工藝,以及多種先進設計技術,性能大幅提升的同時,功耗再創新低。虎賁T7520采用4 個 Arm Cortex-A76 核心,4 個 Arm Cortex-A55 核心,GPU采用 Arm Mali-G57核心,5G 速度下,將帶來優異的流媒體和游戲體驗。虎賁T7520基于紫光展銳5G技術平臺馬卡魯開發,集成了全球首顆支持全場景覆蓋增強技術的5G調制解調器,可拓展大帶寬4G/5G動態頻譜共享專利技術,使運營商在現有4G頻段上能夠部署5G,最大限度利用既有資源,并滿足未來5G共建共享的需求,有效降低網絡部署成本,加快5G部署。同時,虎賁T7520針對速度高達500KM/h的高鐵場景進行技術優化,幫助用戶在高速旅行的同時,盡享5G帶來的暢快體驗。 楚慶表示:“虎賁T7520開發了多種先進技術,在性能全面提升的同時,功耗再創新低。除此之外,我們的架構設計開放創新,致力生態承載,未來將攜手合作伙伴共同帶給用戶更優異的智能體驗。“ 具體來看,此次紫光展銳發布的虎賁T7520具有六大優勢。亮點一:先進的6nm EUV工藝。多層極紫外(EUV)光刻技術加持,工藝光源波長縮短到13.5nm,接近X射線的精度帶來了極高的光刻分辨率,使芯片的成本、性能和功耗達到了更好的平衡。相比上一代7nm,6nm EUV晶體管密度提高了18%,這將使芯片單位面積內集成更多的晶體管,芯片功耗降低8%,可提供更長的續航時間。 亮點二:全球首款全場景覆蓋增強5G調制解調器。支持5G NR TDD+FDD載波聚合,以及上下行解耦技術,可提升超過100%的覆蓋范圍。基于紫光展銳創新的5G超級發射技術,可為小區近點提升60%上傳速率,解決了增強VR、4K/8K超高清視頻直播等業務需要更大上行帶寬的痛點。支持 Sub-6GHz 頻段和NSA/SA雙模組網,支持2G至5G七模全網通,在SA模式下,下行峰值速率超過3.25Gbps。虎賁T7520還支持領先的雙卡雙5G以及EPS Fall back、VoNR高清語音視頻通話。 亮點三:強大的AI能力和無盡的開發空間。集成新一代NPU,擁有業界領先的移動端AI商用成熟度,支持業界主流ML訓練框架,提供豐富的算子庫,實現對Android NN的完整支持,用戶能夠體驗更加多樣化的移動端AI應用。 亮點四:全面增強的多媒體處理能力。搭載紫光展銳自主研發的第六代影像引擎Vivimagic 6.0 解決方案和第二代4K FDR (Full Dynamic Range)技術,專用AI加速處理器,全新升級的四核ISP架構,高達一億像素的超高分辨率和多攝處理能力,結合安奇邏輯(ACUTElogic)領先的影像技術,將為拍照和攝像提供出類拔萃的效果。采用全新一代多核顯示架構,最高支持120Hz的刷新率,全通路、全格式HDR標準渲染能力,多屏顯示最高可支持4K HDR 10+,將極大提升用戶在高幀率類競技游戲、5G超高清視頻觀影、AR/VR等視覺沉浸式場景上的體驗。 亮點五:功耗再創新低。紫光展銳新一代的低功耗設計架構,以及基于AI的智能調節技術,與分離式5G方案相比,虎賁T7520無論是在輕載還是重載場景下,功耗優勢全面領先,在部分數據業務場景下的功耗降低了35%。

    時間:2020-03-22 關鍵詞: 芯片 5G

  • 格芯量產eMRAM,基于22nm FD-SOI平臺

    格芯量產eMRAM,基于22nm FD-SOI平臺

    格芯的eMRAM是一款可靠的多功能嵌入式非易失性存儲器(eNVM),已通過了5次嚴格的回流焊實測,在-40℃至125℃溫度范圍內具有100,000次使用壽命和10年數據保存期限。FDX eMRAM解決方案支持AEC-Q100 2級設計,且還在開發工藝,預計明年將支持AEC-Q100 1級解決方案。 格芯汽車、工業和多市場戰略業務部門高級副總裁和總經理Mike Hogan表示:“我們將繼續通過功能豐富的可靠解決方案實現差異化FDX平臺,客戶可利用這些解決方案來構建適用于高性能和低功耗應用的創新產品。我們的差異化eMRAM部署在業界先進的FDX平臺之上,可在易于集成的eMRAM解決方案中實現高性能射頻、低功耗邏輯和集成電源管理的獨特組合,幫助客戶提供新一代超低功耗MCU和物聯網應用。” 格芯攜手設計合作伙伴,即日起提供定制設計套件,包括通過芯片驗證的插入式MRAM模塊(4至48MB),以及MRAM內置自檢功能支持。 eMRAM是新一代存儲技術,擁有RAM內存讀寫速度、能夠與NAND閃存一樣具有非易失性的新型存儲介質,斷電不會出現丟失數據,而寫入速度是閃存的數千倍。

    時間:2020-03-22 關鍵詞: 格芯 emram

  • 最全運算放大器的運用指南

    最全運算放大器的運用指南

    通常不管你是畫PCB,還是運用單片機做硬件控制,都會要了解運算放大器。下面我將解釋一個通用電壓反饋運算放大器的基本操作,并請您參閱其他內容以了解更多信息。 圖1描述了運算放大器的標準示意圖符號。有兩個輸入端(IN+, IN-)、一個輸出端(OUT)和兩個電源端(V+, V-)。這些端的名稱可能因制造商而異,甚至單個制造商也可能使用不同的名稱,但它們仍然是相同的五個端。 例如,您可能會看到Vcc或Vdd而不是V+。又或者,您可能會看到Vee或Vss而不是V-。電源端子的其他標簽會有所不同,因為它們指的是器件內部的晶體管類型。例如,當在運算放大器內部使用雙極結型晶體管(BJT)時,電源對應于BJT的集電極和發射極:Vcc和Vee。在運算放大器內部使用場效應晶體管(FET)時,電源標簽與FET的漏極和源極相對應:Vdd和Vss。如今,許多運算放大器同時包含BJT和FET,因此V+和V-是常見的標簽,與器件內部的晶體管無關。簡言之,不要太在意引腳標簽,只要理解它們的作用即可。 圖1:通用型運算放大器示意圖符號 等式1表示運算放大器的傳遞函數: 在等式1中,AOL被稱為“開環增益”。在現代運算放大器中,它通常是一個非常大的值(120 dB或1,000,000 V/V)。例如,如果IN+和IN-之間的電壓差僅為1mV,運算放大器將嘗試輸出1000V!在這種配置中,運算放大器不在線性區域內工作,因為輸出不能使輸入彼此相等(記住,理想情況下In+等于In-)。因此,運算放大器需要一種方法來控制開環增益,即通過負反饋來實現。 圖2描述了作為反饋控制系統一部分的運算放大器。您會注意到輸出OUT通過一個標記為?的塊反饋到負輸入IN-。?被稱為反饋因子,通常使用電阻來降低輸出電壓。 圖2:負反饋運算放大器 圖3比較了開環運算放大器和負反饋運算放大器。這些TINA-TI?軟件仿真電路采用的運放是近乎理想的運放,加了電源來限制輸出電壓。注意,對于左側的開環配置,輸出幾乎等于正電源(V+)。這是因為輸入引腳之間有一個很小的差異(100mV)。這種小電壓被開環增益放大,開環增益會強制輸出到其中一個電源電壓。在圖3右側的負反饋或閉環電路中,運算放大器輸出上的分壓器需要200 mV的輸出電壓,以便使反相和同相輸入相等。 圖3:開環(左)與負反饋(右) 輸入電壓的放大稱為增益。它是反饋回路中電阻值的函數。等式2描述了圖3中右邊電路的增益方程,這就是所謂的同相放大器。您將看到計算出的輸出電壓與仿真相符。如果您想要了解有關此電路(以及其他常見的運算放大器電路,如緩沖器、同相放大器和差分放大器)的更多信息,您可以下載電子書“模擬工程師電路指南:放大器”。” 運算放大器的輸出受到電源電壓的限制。圖4是圖3中同相放大器的輸出電壓與輸入電壓的關系圖。注意當輸出接近正負電源時,輸出由于飽和受限。 圖4:同相放大器電路的輸出與輸入電壓 由于這個限制,在圖5中可以看到,隨著輸出接近電源,輸入引腳之間的電壓差Vdiff增加。只有當輸入幾乎相等時,運算放大器才在線性區域工作。 圖5:同相放大器電路的Vdiff和IN+ 為了更深入地了解運算放大器,請查看我們的模擬課程TI高精度實驗室。本課程將深入探討運算放大器,并討論輸入失調電壓(Vos)、輸入偏置電流(IB)和輸入/輸出限制等基本非理想因素。還有一些高級主題講座,如運算放大器帶寬(BW)、壓擺率(SR)、噪聲、共模抑制比(CMRR)、電源抑制比(PSRR)和穩定性。除了講座之外,有些主題還包括動手實驗。為了進行這些實驗,您需要相應的運算放大器評估模塊。

    時間:2020-03-22 關鍵詞: 運算放大器

  • 泰克與Coherent Solutions共建成光通信平臺

    泰克與Coherent Solutions共建成光通信平臺

    泰克與Coherent Solutions日前宣布達成一項獨家合作協議,為新老客戶提供全集成光通信平臺,以滿足電信、數據通信、國防/航空和半導體全球市場對通信不斷增長的需求。 “泰克和Coherent Solutions全面致力于為高帶寬光通信領域提供世界領先的測試測量解決方案。”泰克科技公司高性能解決方案總經理Amy Taylor說,“Coherent Solutions IQTransmitter產品與泰克AWG產品相結合,打造了一個完整的光通信平臺。” 兩家公司將攜手提供全面集成的OMA系統,其中采用泰克DPO70000SX/DX示波器和Coherent Solutions IQReceivers。這一平臺可以生成相干調制信號,如64QAM,以滿足高速通信市場需求。復雜的光調制是工程師們在開發過程中的關鍵一環,他們尋求測試測量解決方案,為推出400G/800G和傳輸速率高達1TB/s的產品提供支撐。 泰克示波器與Coherent Solutions DSPs相集成,為工程師高效開發相干收發機鋪平了道路,因為這一高效流程不僅要滿足當前標準,還要超越標準進行高級研究。 Coherent Solutions公司首席執行官Andy Stevens說: “隨著工程師緊追高速光技術發展趨勢,在新領域中部署相干技術,人們對OMA系統的關注度正空前高漲。現在正是我們發揮專業知識、大展身手的最佳時機。我們相信,我們與泰克的合作將在未來幾年內,給廣大客戶及更廣泛的光通信行業帶來明顯的優勢。”

    時間:2020-03-22 關鍵詞: 泰克 solutions coherent

  • 中科院制備出米管傳感存儲一體化器件

    中科院制備出米管傳感存儲一體化器件

    科研人員提出了一種基于鋁納米晶浮柵的碳納米管非易失性存儲器,具有高的電流開關比、長達10年的存儲時間以及穩定的讀寫操作,多個分立的鋁納米晶浮柵器件具有穩定的柔性使役性能。更重要的是,電荷在氧化生成的AlOx層中的隧穿機制由福勒-諾德海姆隧穿變成直接隧穿,從而實現光電信號的傳感與檢測;基于理論計算分析與實驗優化設計,制備出32×32像素的非易失性柔性紫外光面陣器件,首次實現了光學圖像的傳感與圖像存儲,為新型柔性光檢測與存儲器件的研制奠定了基礎。 科研人員采用半導體性碳納米管薄膜為溝道材料,利用均勻離散分布的鋁納米晶/氧化鋁一體化結構作為浮柵層與隧穿層,獲得高性能柔性碳納米管浮柵存儲器,實現在0.4%彎曲應變下器件讀寫與擦除之間的電流開關比高于105,存儲穩定性超過108s(圖2)。同時,較薄氧化鋁隧穿層可使在擦除態“囚禁”于鋁納米晶浮柵中的載流子在獲得高于鋁功函數的光照能量時,通過直接隧穿方式重新返回溝道之中,使閉態電流獲得明顯的提升,完成光電信號的直接轉換與傳輸,實現集圖像傳感與信息存儲于一身的新型多功能光電傳感與存儲系統(圖3)。 該項研究工作由中科院金屬所孫東明和曲庭玉提出設計構思,在中科院蘇州納米所邱松、李清文研究員、吉林大學王偉教授以及中科院金屬所的科研人員共同合作下完成。曲庭玉與孫隕開展了器件制備、電學測量和數據分析工作,陳茂林進行了電子束曝光等器件工藝研究,邱松、李清文合成了半導體性碳納米管溶液,劉志博進行了樣品的透射電鏡表征,譚軍開展了聚焦離子束等樣品加工。

    時間:2020-03-21 關鍵詞: 中科院 傳感存儲一體化

  • STM32L4 +微控制器問市

    STM32L4 +微控制器問市

    新產品為USB、模擬外設等電路配備獨立的電源引腳,集成獨立的時鐘域以及八線和四線SPI外存擴展接口,為開發人員提供設計靈活性保證。新器件還集成5Msample/s的智能模數轉換器(ADC),該ADC有兩個模式,全速運行模式可以最大程度地縮短采樣時間,低速模式可以節能降耗。 借助意法半導體的超低功耗微控制器技術,新STM32L4 + MCU有7個主要低功耗模式,使設計人員能夠靈活地管理功耗和喚醒時間,以最大程度地降低能耗需求。這些產品還支持FlexPowerControl高能效任務處理技術,以及在CPU停止時繼續高能效采集數據的批處理模式。 EEMBC®基準測試成績409 CoreMark®和285 ULPMark?-CP[1]證明,新微控制器實現了高性能和高能效的完美融合。 新控制器還可在工業和醫療應用中保護系統,十分可靠安全,包括閃存錯誤校正代碼(ECC)支持和SRAM的硬件奇偶校驗。 數據保護功能包括硬件隨機數生成器和內存代碼訪問權限IP保護,STM32L4Q5在標配基礎上增加了加密算法加速器,支持AES、RSA、DH和ECC算法。 意法半導體還擴大了STM32開發生態系統,推出了NUCLEO-L4P5ZG Nucleo-144開發板和STM32L4P5G-DK 探索套件,每個套件均包含STM32L4P5微控制器。

    時間:2020-03-21 關鍵詞: stm32l4

  • DELO提供了功能強大的高性能材料

    DELO提供了功能強大的高性能材料

    這些高性能材料具有類似的化學基礎,相互之間可以完美地組合并形成絕佳的粘連,非常適合材料混合。例如,從硬到柔韌的材料,可用于一個打印過程。為此,打印機里需要安裝多個點膠頭,根據指定的參數,分別涂抹相應的液體材料。根據點膠設備的型號,最多可以實現層厚度小于 500 μm 的結構。針對復雜的、帶有延伸或切口的結構,用戶可以選用水溶性支持材料。 由于這些多功能材料在室溫下即可點膠,不需要對材料進行加熱, 也不需要為加熱設備預留安裝空間。輔以紫外線燈的照射,這些材料在幾秒鐘之內即可完全固化并達到最終強度。這就簡化了工藝流程,同時節約能源。 點膠頭和固化燈都可以集成在現有的生產線里。并最終得以讓打印過程與其它生產流程組合。

    時間:2020-03-21 關鍵詞: delo

  • EPC推出ePower? 功率級集成電路系列

    EPC推出ePower? 功率級集成電路系列

    當48 V轉到12 V的降壓轉換器在1 MHz的開關頻率下工作,EPC2152 ePower 功率級集成電路可實現高于96% 的峰值效率,相比采用多個分立器件的解決方案,這個集成電路在PCB的占板面積少33%。 EPC2152 是該系列的首個產品。該系列在未來會進一步推出采用芯片級封裝(CSP)及多芯片四方偏平模塊(QFM)的功率級IC。在未來一年內將推出可在高達3至5 MHz頻率范圍工作、每級功率級的電流可高達15 A至30 A的產品. 該產品系列使得設計師可以容易發揮氮化鎵技術的性能優勢。 集成多個器件在單晶片上,設計師可以更容易設計、布局、組裝、節省占板面積及提高效率。 宜普電源轉換公司首席執行官兼共同創辦人Alex Lidow說,“分立式功率晶體管正在進入它的最后發展階段。硅基氮化鎵集成電路可以實現更高的性能、占板面積更小,省卻很多所需工程。” Alex 繼續說:“這個全新功率級集成電路系列是氮化鎵功率轉換領域的最新發展里程,從集成多個分立式器件,以至集成更復雜的解決方案都可以,從而實現硅基解決方案所不能實現的電路性能、使得功率系統工程師可以更容易設計出高效的功率系統。”

    時間:2020-03-20 關鍵詞: epc epower

  • 構建設計和分析之間的橋梁

    構建設計和分析之間的橋梁

    Sigrity Aurora是一個解決信號和電源完整性(SI/PI)PCB設計挑戰的產品,挑戰與高性能PCB設計相關。Brad在他的演講中提出的問題非常簡單——在PC板設計中,設計和分析之間需要迭代多少次?也就是PCB設計師和SI/PI工程師之間的迭代? 從親身經歷中可以看出,這種來回往復會浪費很多時間。如果一不小心,你就會把一個非常寶貴而稀缺的資源——SI/PI專家束縛起來。 一個PCB設計師和一個SI/PI工程師的不同專業知識促成了這里的挑戰。具有大量轉換和映射的異類工具流也是如此。Brad提出了一種解決所有這些問題的方法。如果你有一個單一的供應商解決方案,可以解決原理圖,重路由信號和電源完整性(SI/PI)分析,位置,路由,設計中的SI/PI分析和最終的驗收。 事實證明,Cadence有足夠的產品廣度來提供這樣的解決方案,而這正是該公告的精髓所在。基于他們的Sigrity產品線,Cadence擁有一套廣泛的分析引擎來解決諸如篩選技術(阻抗和耦合檢查)、返回路徑檢查、SI分析(反射和串擾)和PI分析(IR drop)等任務。 由于新的Sigrity拓撲資源管理器,預路由和信號網絡提取可以支持假設分析。 Brad表示,所有這些功能現在都可以通過流行的Cadence Allegro PCB編輯、路由技術以及Sigrity Aurora來實現,該技術可以直接讀寫Allegro PCB數據庫。一組強大的分析引擎,與熟悉的實現流緊密而高效的集成。這種工具的應用是多種多樣和意義重大的。 電氣規則檢查的篩選技術(不需要型號) 阻抗分析篩選: 堆疊(stack-up)的要求相同 結果的全局視圖更容易訪問 尋找離群值 耦合分析篩選: 無需SI模型 電耦合比幾何方法更精確 結果的全局視圖 返回路徑篩選: 報告可能的返回路徑問題 使用一個有價值的數字,例如返回路徑質量因子 返回路徑可視化 信號完整性技術(由行業標準IBIS模型驅動)

    時間:2020-03-20 關鍵詞: PCB sigrity aurora

  • Socionext測試低功耗AI芯片

    Socionext測試低功耗AI芯片

    目前,基于通用GPU的邊緣計算處理器無法滿足日益增長的人工智能處理需求。以搭載有圖像識別和分析功能的邊緣計算設備為例,其系統功耗和發熱量與通用GPU相比有明顯增加,不得不通過提升成本擴容設備等方式滿足AI處理需求。 量化DNN引擎 為提高AI處理性能并減少系統功耗,Socionext開發了一款采用“量化DNN技術”的專有體系架構,它減少了深度學習所需的參數和激活位。該體系架構將1-bit (binary)、2-bit (ternary) 低比特率技術、傳統8-bit技術及公司獨創的參數壓縮技術結合,以較少的計算資源執行大量計算處理,并減少數據量。 除此以外,Socionext還開發了一種新穎的片上存儲技術,可提供高效的數據傳輸,從而減少深度學習通常所需的大容量片上或外部存儲器。 通過結合上述新技術,Socionext將AI芯片及“DNN引擎”原型化,并確認了其功能和性能。 原型化芯片通過“YOLO v3”以不到5W的低功耗及30fps的速度實現了目標檢測,其效率是通用GPU的10倍。 此外,該芯片還配備了高性能、低功耗的Arm Cortex-A系列CPU,無需外部處理器即可以單芯片執行整個AI處理。 深度學習軟件開發環境 除硬件開發外,Socionext還構建了深度學習軟件開發環境,通過結合TensorFlow作為基本框架,允許開發人員用原始低bit位進行量化感知訓練(Quantization Aware Training)和訓練后量化(Post Training Quantization)。

    時間:2020-03-20 關鍵詞: socionext 低功耗ai芯片

  • ARM全新DSTREAM-HT仿真器

    ARM全新DSTREAM-HT仿真器

    更少的追蹤引腳:在單通道上 - 2個引腳 - HSSTP可以以與16引腳并行追蹤端口相當的速率傳輸追蹤數據; 支持多種協議:支持Arm HSSTP和Marvell®SETM; 可編譯的IO:用戶I / O端口提供腳本功能和8個數字I / O引腳,以實現自動化測試和驗證工作流程; 豐富的調試功能:添加設備特定寄存器,查看指令和數據追蹤歷史記錄,自定義設備特定寄存器的連接,使目標無法復位等等。 更快速的調試速度:代碼下載速度高達12 MB/S,JTAG速率高達180 MHz。SWD速率高達125MHz,可以大大縮短單核或多核設備的調試周期。 遠程調試:遠程千兆以太網或USB 3.0主機連接,可實現遠程和快速訪問。 產品特性 基于CoreSight trace的Arm處理器調試與跟蹤 USB3.0和千兆以太網連接接口。 8GB大小的緩沖區。 可定制以支持ASIC 代碼下載速度高達12MB/S 最多支持1022個coresight設備 靈活的追蹤時鐘定位 遙控目標設備復位 設備啟動和測試實用程序 支持第三方IP和調試器的靈活架構 DSTEAM系列特點 Arm 公司的DSTREAM高性能調試和跟蹤單元可在任何基于Arm處理器的硬件目標上進行強大的軟件調試和優化。 DSTREAM調試探針具有許多開發平臺的加速硬件啟動功能以及與第三方工具一起使用的開放式調試接口等功能,與Arm Development Studio配合使用時,可為復雜SoC的開發和調試提供全面的解決方案。

    時間:2020-03-20 關鍵詞: ARM

  • 新一代電源e絡盟開售

    新一代電源e絡盟開售

    充分的靈活性:這些型號產品具有兩路或四路輸出,可以并聯或串聯方式連接,以提高輸出電流或電壓。每路輸出均可獨立工作,具有同步開/關功能,能夠確保正確應用系統電源。 出色的安全性:過流保護 (OCP)、過壓保護 (OVP)、超功率保護 (OPP) 和熱過載功能可保護負載,且可以針對每個通道單獨設置最大輸出電流、電壓和功率。 完整的功能性:輸出斜波函數 (EasyRamp)、輸出延遲和任意函數 (QuickArb) 可以模擬各種電源,包括不穩定的設備。其他功能還包括同步記錄所有輸出的電壓和電流,并提供.CSV文件格式的可用數據用于報告和記錄,以及通過遠程感測改進電壓調節。 全面的連接性:標準型USB和LAN接口允許在自動測試設備系統(ATE)或生產線中遠程控制NGP800,還可以通過可選的GPIB接口、數字觸發器輸入/輸出、模擬輸入和無線網絡實現進一步連接。 Farnell及e絡盟全球測試和工具部門負責人James McGregor 表示:“我們很高興推出Rohde & Schwarz新一代電源產品。這一全新系列產品進一步表明我們持續致力于引入最優質的測試與測量設備,以支持并滿足客戶的所有測試需求。Rohde & Schwarz的創新專業技術產品,結合e絡盟的全球分銷網絡和支持服務,將使我們的客戶能夠更加方便地選購豐富的測試與測量儀器。” e絡盟擁有廣泛系列產品,可為電子設計、制造和測試工程師提供有力支持。同時,客戶還可以通過e絡盟官網免費訪問在線資源、數據表、應用說明、視頻和網絡研討會,并可獲取每周5天、每天8小時的技術支持。

    時間:2020-03-20 關鍵詞: rohde schwarz

  • 運算放大器科普

    運算放大器科普

    在本文中,我將解釋一個通用電壓反饋運算放大器的基本操作,并請您參閱其他內容以了解更多信息。 圖1描述了運算放大器的標準示意圖符號。有兩個輸入端(IN+, IN-)、一個輸出端(OUT)和兩個電源端(V+, V-)。這些端的名稱可能因制造商而異,甚至單個制造商也可能使用不同的名稱,但它們仍然是相同的五個端。 例如,您可能會看到Vcc或Vdd而不是V+。又或者,您可能會看到Vee或Vss而不是V-。電源端子的其他標簽會有所不同,因為它們指的是器件內部的晶體管類型。例如,當在運算放大器內部使用雙極結型晶體管(BJT)時,電源對應于BJT的集電極和發射極:Vcc和Vee。在運算放大器內部使用場效應晶體管(FET)時,電源標簽與FET的漏極和源極相對應:Vdd和Vss。如今,許多運算放大器同時包含BJT和FET,因此V+和V-是常見的標簽,與器件內部的晶體管無關。簡言之,不要太在意引腳標簽,只要理解它們的作用即可。 在等式1中,AOL被稱為“開環增益”。在現代運算放大器中,它通常是一個非常大的值(120 dB或1,000,000 V/V)。例如,如果IN+和IN-之間的電壓差僅為1mV,運算放大器將嘗試輸出1000V!在這種配置中,運算放大器不在線性區域內工作,因為輸出不能使輸入彼此相等(記住,理想情況下In+等于In-)。因此,運算放大器需要一種方法來控制開環增益,即通過負反饋來實現。 圖2描述了作為反饋控制系統一部分的運算放大器。您會注意到輸出OUT通過一個標記為?的塊反饋到負輸入IN-。?被稱為反饋因子,通常使用電阻來降低輸出電壓。 圖3比較了開環運算放大器和負反饋運算放大器。這些TINA-TI?軟件仿真電路采用的運放是近乎理想的運放,加了電源來限制輸出電壓。注意,對于左側的開環配置,輸出幾乎等于正電源(V+)。這是因為輸入引腳之間有一個很小的差異(100mV)。這種小電壓被開環增益放大,開環增益會強制輸出到其中一個電源電壓。在圖3右側的負反饋或閉環電路中,運算放大器輸出上的分壓器需要200 mV的輸出電壓,以便使反相和同相輸入相等。 輸入電壓的放大稱為增益。它是反饋回路中電阻值的函數。等式2描述了圖3中右邊電路的增益方程,這就是所謂的同相放大器。您將看到計算出的輸出電壓與仿真相符。如果您想要了解有關此電路(以及其他常見的運算放大器電路,如緩沖器、同相放大器和差分放大器)的更多信息,您可以下載電子書“模擬工程師電路指南:放大器”。” 運算放大器的輸出受到電源電壓的限制。圖4是圖3中同相放大器的輸出電壓與輸入電壓的關系圖。注意當輸出接近正負電源時,輸出由于飽和受限。 由于這個限制,在圖5中可以看到,隨著輸出接近電源,輸入引腳之間的電壓差Vdiff增加。只有當輸入幾乎相等時,運算放大器才在線性區域工作。

    時間:2020-03-20 關鍵詞: TI 運算放大器

首頁  上一頁  1 2 3 4 5 6 7 8 9 10 下一頁 尾頁
發布文章
新时时彩
月入5000元怎么样理财 江苏体彩虚拟足球开奖查询 快乐10分钟开奖 陕西麻将版全版本 无码A片迅雷下载 姬野爱神风在线 期货配资·杨方配资平台 山东11选5夺金开 快乐十分前三直奖金 四川麻将怎么算番图解 能上下分的麻将 特工简.布隆德归来 内蒙古时时彩 辽宁十一选五开奖结 想看黄色片哪里有 快速时时彩